Παρουσίαση/Προβολή

ΠΡΟΗΓΜΕΝΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ

(ICE1-8202-Θ) - Ι. ΒΟΓΙΑΤΖΗΣ, Κ. ΕΥΣΤΑΘΙΟΥ, Γ.ΛΕΝΤΑΡΗΣ, ΣΠ. ΜΑΤΙΑΤΟΣ

Περιγραφή Μαθήματος

Σκοπός Μαθήματος:

Ο σκοπός του μαθήματος είναι να παρουσιάσει τα βασικά θέματα σχεδιασμού και υλοποίησης επεξεργαστών και ιεραρχιών μνήμης υψηλών επιδόσεων, καθώς και τις βασικές διασυνδέσεις εισόδου – εξόδου ενός υπολογιστή και της επικοινωνίας αυτών με τις περιφερειακές συσκευές του υπολογιστή.

Περιεχόμενο Μαθήματος:

Αρχιτεκτονικές συνόλου εντολών επεξεργαστών RISC.
Υλοποίηση διοχέτευσης (pipelining) στον επεξεργαστή MIPS - κίνδυνοι δεδομένων, κίνδυνοι ελέγχου/διακλάδωσης, εξαρτήσεις, προώθηση αποτελεσμάτων (data forwarding), αναμονή (stall), καθυστερημένη διακλάδωση.
Ιεραρχία συστήματος μνήμης -
Σύστημα κρυφή μνήμης (cache memories).
Σύστημα virtual memory
Παραλληλία επιπέδου εντολών (instruction-level parallelism) - υπερβαθμωτοί επεξεργαστές (superscalar), Out of order execution. εκτέλεση εκτός σειράς, μετονομασία καταχωρητών, πρόβλεψη διακλαδώσεων (branch prediction).
Οργάνωση εισόδου – εξόδου.
Διακοπές υλικού – εξαιρέσεις.
Παραδείγματα σύγχρονων επεξεργαστών.
Συστήματα με πολλόύς υπολογιστές
Αρχιτεκτονική συστοιχιών υπολογιστών (clusters)-δίκτυα διασύνδεσης.
Αρχιτεκτονικές μοναδων επεξεργασίας γραφικών (GPU).

Το εργαστήριο του μαθήματος περιλαμβάνει χρήση προσομοιωτών για την κατανόηση των βασικών τεχνικών αύξησης της απόδοσης των επεξεργαστών που διδάσκονται στο μάθημα: της διοχέτευσης (pipelining) και της κρυφής μνήμης (cache memory).

Αξιολόγηση:

60% τελική εξέταση, 20% εργασίες, 20% εργαστήριο.

Ημερομηνία δημιουργίας

Τρίτη 21 Μαΐου 2013

Σελίδα μαθήματος

Περίγραμμα
Μαθησιακά αποτελέσματα

Με την επιτυχή ολοκλήρωση του μαθήματος ο φοιτητής / τρια θα είναι σε θέση να:
- έχει κατανοήσει σε βάθος τη λειτουργία της κρυφής μνήμης, της διαδρομής δεδομένων και την επικοινωνία του υπολογιστή με τις περιφερειακές συσκευές του.
- έχει αποκτήσει γνώσεις που σχετίζονται με το υλικό και τους δείκτες απόδοσης ενός υπολογιστή.
- αξιολογήσει υλικό και λογισμικό υπολογιστών.
- εξηγήσει βασικά θέματα σχεδιασμού και υλοποίησης επεξεργαστών και ιεραρχιών μνήμης υψηλών επιδόσεων.
- επιλέγει κατάλληλους πραγματικούς επεξεργαστές, αφού μελετήσει τα χαρακτηριστικά τους από εγχειρίδια, για ένα σχέδιο που εκπονεί.
- χρησιμοποιεί προσομοιωτές για τη σύγκριση σχεδιαστικών επιλογών κρυφής μνήμης και συγγραφή αναφοράς αποτελεσμάτων.
Περιεχόμενο μαθήματος (Syllabus)

Αρχιτεκτονική Επεξεργαστή. Αρχιτεκτονικές συνόλου εντολών επεξεργαστών RISC. Οργάνωση επεξεργαστών: δίοδος δεδομένων (datapath), αρχιτεκτονικές διοχέτευσης (pipelines), οργάνωση ιεραρχίας μνημών (κρυφές μνήμες), αρχιτεκτονικές μεγάλου μήκους λέξης (VLIW), παραδείγματα σύγχρονων επεξεργαστών. Κεντρική μνήμη. Οργάνωση εισόδου – εξόδου, σύγχρονη – ασύγχρονη επικοινωνία. Διακοπές υλικού – εξαιρέσεις. Αρχιτεκτονική συστοιχιών υπολογιστών (clusters)-δίκτυα διασύνδεσης.

Το εργαστήριο του μαθήματος περιλαμβάνει χρήση προσομοιωτών για την κατανόηση των βασικών τεχνικών αύξησης της απόδοσης των επεξεργαστών που διδάσκονται στο μάθημα: της διοχέτευσης (pipelining) και της κρυφής μνήμης (cache memory).
Συνιστώμενη Βιβλιογραφία
1. Διαφάνειες του Διδάσκοντα
2. Hennessy J., Patterson D., Οργάνωση και Σχεδίαση Υπολογιστών (η διασύνδεση υλικού και λογισμικού), 4^η Έκδοση, Εκδόσεις Κλειδάριθμος, 2010.
3. Ι. Κάβουρας, Οργάνωση Συστημάτων Υπολογιστών, Εκδόσεις Κλειδάριθμος, 2007.
4. Hennessy J., Patterson D., Αρχιτεκτονική Υπολογιστών Ποσοτική Προσέγγιση, 4^η Έκδοση, Εκδόσεις Τζιόλα, 2013.
5. Parhami Β., Computer Architecture: From Microprocessors to Supercomputers, Oxford University Press, 2005.
Συμπληρωματικά Στοιχεία

Διδάσκων:                            Δημήτρης Κεχαγιάς

E-mail:                                  dkehayas@teiath.gr

Διαλέξεις μαθήματος:            Τετάρτη 10:00-12:00

Γραφείο Διδάσκοντα:            1^ος όροφος, κτίριο πληροφορικής

Ώρες υποδοχής φοιτητών:   Δευτέρα 14:00-15:00 και Τετάρτη 12:00-13:00